Skip to main content

Posts

Showing posts with the label RL

TANGGAPAN TANGGA DARI SISTEM ORDE SATU DALAM RANGKAIAN RLC

TANGGAPAN TANGGA DARI SISTEM ORDE SATU DALAM RANGKAIAN   RLC I TUJUAN PRAKTIKUM v   Mampu menganalisa   memahami hubungan arus   serta tegangan dalam system orde satu. v   Mampu menjelaskan karakteristik respons tanggan dalam rangkaian RLC. II. TEORI   DASAR             Arus dalam suatu rangkaian seri yang mengandung resistansi, reaktansi induktif dan reaktansi kapasitif ditentukan oleh impedansi menyeluruh gabungan elemen tersebut dan tegangan yang diberikan. Arus I sama dalam rangkaian seri R, XL dan XC karena ketiga komponen ini dihubung seri sehingga jatung tegangan pada setiap elemen diperoleh dengan hukum OHM yang besarnya sebagai berikut : V R = I x R        ;            V L = I X L         ;             V C = I X C tegangan pada resistansi sefase dengan arus yang melalui resistansi tersebut, sedangkan tegangan pada induktansi mendahului arus sebesar 90 0 . Untuk tegangan pada kapasitor, tegangan tertinggal dari arus sebesar 90 0 .   Apabila XL leb

EKSPONENSIAL PADA RANGKAIAN RC

EKSPONENSIAL PADA RANGKAIAN RC I. TUJUAN PRAKTIKUM v   Dapat mengerti kombinasi seri dan parallel dari kapasitor v   Dapat memahami sifat penapisan dari rangkaian RC II. TEORI DASAR             Pada dasarnya kapasitor dapat menyimapan muatan dan berfungsi sebagai elemen memori singkat. Jika sebuah kapasitor diisi oleh sebuah arus konstan, maka tegangan pada kapasitor akan naik secara linier terhadap waktu seperti yang ditunjukan oleh gambar  berikut ini: proses pengisian kapasitor Sehingga dari grafik pengisian kapasitor tadi, maka secara matematika dituliskan sebagai berikut, Apabila kapasitor diberi muatan melalui sebuah resistor dengan sebuah sumber tegangan konstan pada awalnya tida ada muatan yang tersimpan dalam kapasitor artinya tegangan V pada kapasitor sama dengan nol. Arus I yang memberi muatan pada kapasitor, sesuai ohm sama dengan: Apabila kapasitor mulai terisi, tegangan pada kapasitor akan naik, akibatnya arus yang mengisi kapasitor akan b